1. 支持量产工作，与TE/PE/SOC/软件团队协作，与晶圆厂、封装厂及测试供应商沟通，解决良率问题，降低测试成本。关联SLT/系统测试结果并调整ATE流程/条件。
2. 负责SOC芯片级和子系统级的 DFT 架构定义、扫描/mbist/edt/occ插入、内存修复实施。负责系统内测试、ATPG模式生成/仿真、ATPG硅后诊断、mbist故障分析。
3. 支持芯片级 DFT 相关检查和实现，包括 ATPG DRC、ATPG 覆盖率提升、ATPG模式数量减少、等价性检查、功耗分析以及其他测试相关的性能/功耗/面积质量提升等。
4. 负责DFT SDC 约束、时序签核、时序ECO SOC。
1. 微电子、计算机、电子工程、通信工程等相关专业硕士及以上学历。
2. 熟悉 Verilog 和 ASIC 前端设计流程，具备扎实的数字电路理论基础、动手能力和创新能力。
3. 精通 IC 前端 EDA 工具（如 Spyglass/DC/PT/LEC/Formality/VCS 以及 Tessent/Verdi/PTPX/Redhawk 等平台），具有 ASIC 设计经验，如：RTL 编码、综合、布局布线、STA 时序签核、IR 分析、硅后诊断等。
4. 熟悉脚本语言，如 Makefile/Tcl/Perl/Python 等。
5. 具有良好的沟通能力和团队合作精神；工作积极主动，对技术充满好奇心，勇于承担责任，能够承受较强的工作压力。
