1.负责自研芯片高速接口（包括但不局限于PCIE/UCIE/NVLINK/RDMA/Stacklink/DDR）等模块的硅后板级验证工作，包括但不局限于基本功能、板级验证思路、电气特性、协议标准、IP架构、协议一致性验证、链路故障排查等；
2.负责自研芯片的硅后EVB板级验证，和芯片产品化量产CP/SLT导入支撑工作，对芯片的硅后验证质量负责；
3.与相关团队和合作伙伴高效协作，完成验证策略/方案/计划制定、用例设计、验证执行、问题定位与攻关、结果分析和评估报告等；
4.持续追踪AI服务器互联技术趋势，参与新技术预研并成功推动其在产品项目中商用落地。
1.有芯片原厂经验优先，了解数据中心SOC的基本架构与研发/生产流程，对片上互联，先进封装有一定了解；
2.有5年以上服务器硬件开发经验，大规模GPU/AI服务器项目经验优先，具备头部OEM(华为/浪潮/新华三)经历或合作经验者优先；
3.熟练掌握至少一种典型片上高速接口IP的初始化、建链Training、Equalization、Calibration等典型功能的基本原理、验证方法、问题定位方法，理解工艺、环境、扰动、有源设计、无源设计等因素对高速接口功能/性能的影响；
4.熟练掌握典型片上高速接口（包括但不局限于PCIE/UCIE/NVLINK/RDMA/Stacklink/DDR）的基本功能、板级验证思路、电气特性、协议标准、IP架构、链路故障排查、SI基本概念与测试方法，熟悉对相关测试仪器设备（高速示波器、逻辑分析仪、协议分析仪）的使用等；
5.精通高速接口（包括但不局限于PCIE/UCIE/NVLINK/RDMA/Stacklink/DDR）原理图设计和PCB布线规则，了解其SI仿真原理；
6.良好的合作意识、工程思维。
